Sơ lược về quy trình thiết kế chip bán dẫn

Bước đầu tiên trong bất kỳ sự phát triển mới nào đều liên quan đến việc xác định loại thiết bị/sản phẩm sẽ được thiết kế, chẳng hạn như mạch tích hợp (Integrated Circuit - IC), ASIC (Application Specific Integrated Circuit), FPGA (Field Programmable Gate Arrays), SoC (System on Chip) và các loại khác. Ví dụ: nếu mục đích là tạo ra một thiết bị nhỏ nhưng đủ mạnh cho các ứng dụng tốc độ cao như thiết bị viễn thông hoặc thiết bị mạng, thì lựa chọn tốt nhất có thể là ASIC. Nếu mục tiêu là thiết kế một thiết bị linh hoạt hơn, có khả năng thực hiện nhiều tác vụ với chi phí tối thiểu thì FPGA có thể là lựa chọn tối ưu hơn. Khi loại thiết bị được chọn, các thông số kỹ thuật có thể được xác định.

Khái niệm về thiết kế chip

Chip là một thiết bị điện tử nhỏ được lập trình để thực hiện một chức năng cụ thể. Những thiết bị này được sử dụng trong nhiều ứng dụng khác nhau, bao gồm cả thiết bị điện tử, máy tính và điện thoại di động. Công nghệ VLSI (Very Large Scale Integration) đã cách mạng hóa ngành công nghiệp điện tử bằng cách cho phép các nhà thiết kế tích hợp hàng triệu, thậm chí hàng tỷ linh kiện bán dẫn (transistors) vào một con chip. Điều này đã dẫn tới sự phát triển của các bộ xử lý, thiết bị bộ nhớ mạnh mẽ và các hệ thống điện tử tiên tiến khác.

Chip được thiết kế bằng các loại công nghệ khác nhau tùy thuộc vào yêu cầu ứng dụng của chúng. Sau đây sẽ mô tả sơ lược về toàn bộ quá trình thiết kế chip.

1. Đặc tả hệ thống và thiết kế kiến trúc

Bước đầu tiên trong quy trình thiết kế chip là xác định các yêu cầu và thông số kỹ thuật của chip. Điều này bao gồm việc xác định sản phẩm sẽ làm gì những gì, nó sẽ được sử dụng như thế nào và những chỉ số hiệu suất nào cần đáp ứng. Khi các yêu cầu này được xác định, chúng có thể được sử dụng làm đầu vào để thiết kế kiến trúc và bố cục.

Bước tiếp theo trong thiết kế chip sau khi thiết lập các yêu cầu là tạo ra một kiến trúc đáp ứng các yêu cầu đó trong khi vẫn giữ chi phí và mức tiêu thụ điện năng ở mức tối thiểu cùng với những cân nhắc khác. Trong giai đoạn đầu của thiết kế chip, các nhà thiết kế đưa ra các quyết định quan trọng về kiến trúc, chẳng hạn như lựa chọn giữa RISC (Reduced Instruction Set Computer) hoặc CISC (Complex Instruction Set Computer), xác định số lượng ALU (Arithmetic Logic Units) cần thiết, quyết định cấu trúc và số lượng đường dây, chọn kích thước bộ đệm và các yếu tố khác. Những lựa chọn này tạo thành nền tảng cho phần còn lại của quá trình thiết kế, vì vậy điều quan trọng là các nhà thiết kế phải đánh giá cẩn thận từng khía cạnh và xem xét nó sẽ tác động như thế nào đến hiệu suất và hiệu suất tổng thể của chip. Những quyết định này dựa trên mục đích sử dụng và yêu cầu xác định của chip, với mục tiêu cuối cùng là tạo ra một thiết kế hiệu quả và đồng thời giảm thiểu mức tiêu thụ điện năng và chi phí. Sau khi hoàn thành giai đoạn thiết kế kiến trúc, các nhà thiết kế tạo ra Đặc tả kiến trúc vi mô (MAS – Micro Architectural Specification), đây là bản mô tả về kiến trúc của chip. Thông số kỹ thuật này cho phép các nhà thiết kế dự đoán chính xác hiệu suất, mức tiêu thụ điện năng và kích thước khuôn mẫu của thiết kế. Bằng cách tạo ra một MAS toàn diện, các nhà thiết kế có thể đảm bảo rằng chip đáp ứng các yêu cầu và thông số kỹ thuật được thiết lập trong giai đoạn thiết kế ban đầu. Một MAS kỹ lưỡng là rất quan trọng để tránh các lỗi sau này trong quy trình và đảm bảo rằng thiết kế chip đáp ứng các tiêu chuẩn hiệu suất và mốc thời gian cần thiết. Điều này có thể liên quan đến việc lựa chọn giữa các loại bộ xử lý hoặc FPGA khác nhau.

Quy trình thiết kế chip

2. Thiết kế chức năng

Tiếp theo trong quá trình này là thiết kế chức năng. Nó liên quan đến việc xác định chức năng và hành vi của chip. Điều này bao gồm việc tạo mô tả mức cao về các yêu cầu của hệ thống và thiết kế các thuật toán cũng như luồng dữ liệu cần thiết để đáp ứng các yêu cầu đó. Mục tiêu của giai đoạn này là tạo ra một đặc tả chức năng có thể được sử dụng làm bản thiết kế chi tiết cho phần còn lại của quá trình thiết kế.

4. Thiết kế logic

Bước này liên quan đến việc tạo ra các mạch logic kỹ thuật số cần thiết để thực hiện chức năng được xác định trong giai đoạn thiết kế chức năng. Giai đoạn này bao gồm việc tạo một thiết kế logic bằng ngôn ngữ mô tả phần cứng (Hardware Description Language - HDL) và xác minh tính chính xác của thiết kế bằng mô phỏng.

5. Thiết kế mạch

Giai đoạn này liên quan đến việc thiết kế mạch vật lý của chip, bao gồm việc lựa chọn loại transistor, điện trở, tụ điện và các thành phần khác. Giai đoạn thiết kế mạch cũng liên quan đến việc thiết kế mạng lưới cung cấp điện và phân phối xung đồng hồ cho chip.

6. Xác minh thiết kế vật lý

Xác minh thiết kế vật lý là quá trình kiểm tra bố cục vật lý của chip. Điều này liên quan đến việc xác định mọi vấn đề về thiết kế và đảm bảo rằng chip sẽ được sản xuất chính xác. Trong bước này, thiết kế bố trí mạch tích hợp được xác minh thông qua các công cụ phần mềm EDA (Electronic design automation) như bộ mô phỏng logic, bộ phân tích logic, v.v. và các kỹ thuật khác nhau như Kiểm tra quy tắc thiết kế (DRC - Design Rule Check), bố cục so với Sơ đồ (LVS - Layout versus Schematic), phân tích thời gian và công suất để đảm bảo chức năng điện, logic và khả năng sản xuất chính xác.

7. Xác minh và xác nhận

Khi đã hoàn thành việc thiết kế chip, tiến đến bước kiểm tra nó. Điều này được gọi là xác minh và xác nhận (V&V - Verification and Validation). V&V liên quan đến việc kiểm tra chip bằng nhiều nền tảng mô phỏng và mô phỏng khác nhau để đảm bảo rằng nó đáp ứng chính xác tất cả các yêu cầu và chức năng. Nếu có bất kỳ lỗi nào trong thiết kế, nó sẽ xuất hiện trong giai đoạn phát triển này. Việc xác nhận cũng giúp xác định tính chính xác về mặt chức năng của một số nguyên mẫu được sản xuất ban đầu.

Cuối cùng là chế tạo thiết kế bố trí vật lý. Sau khi chip được thiết kế và xác minh, thì tệp .GDS sẽ được gửi đến xưởng sản xuất để chế tạo.

Mỗi giai đoạn của quy trình thiết kế chip đều quan trọng để tạo ra một con chip thành công và hoạt động tốt. Bằng cách hiểu rõ các yêu cầu của từng giai đoạn, các nhà thiết kế chip có thể tạo ra các thiết kế hiệu quả, đáng tin cậy và tiết kiệm chi phí để đáp ứng nhu cầu của khách hàng trong các lĩnh vực công nghiệp khác nhau.

Tương lai của thiết kế chip

Tương lai của thiết kế chip rất thú vị và phát triển nhanh chóng khi công nghệ tiến bộ. Chipset thế hệ tiếp theo hỗ trợ các giải pháp công nghệ mới bằng cách cung cấp hiệu suất cao hơn, mức tiêu thụ điện năng thấp hơn và chức năng nâng cao. Những tiến bộ này thúc đẩy sự đổi mới trong nhiều ngành công nghiệp. Một ví dụ về chipset thế hệ tiếp theo hỗ trợ các giải pháp hiện đại mới là các ứng dụng Trí tuệ nhân tạo (AI - Artificial Intelligence) và Học máy (ML - Machine Learning). AI và ML yêu cầu sức mạnh tính toán đáng kể, điều này có thể thực hiện được với các chipset tiên tiến. Những công nghệ này được sử dụng để tạo ra các phương tiện tự hành, giải pháp chăm sóc sức khỏe cá nhân hóa và robot tiên tiến, cùng nhiều giải pháp khác.

Một lĩnh vực khác mà chipset thế hệ tiếp theo đang tạo ra tác động đáng kể là không gian Internet vạn vật (IoT - Internet of Things). Sự phổ biến của các thiết bị được kết nối đòi hỏi các chipset mạnh mẽ, tiết kiệm năng lượng và tiết kiệm chi phí để cho phép giao tiếp và xử lý dữ liệu trên nhiều loại thiết bị. Chipset thế hệ tiếp theo cũng đang thúc đẩy những tiến bộ trong mạng 5G, 6G, dự kiến sẽ mang lại kết nối tốc độ cao, độ trễ thấp và mở ra những khả năng mới trong các lĩnh vực như thực tế ảo, thực tế tăng cường và phẫu thuật từ xa.

Tương lai của thiết kế chip rất tươi sáng và các chipset thế hệ tiếp theo sẽ mang đến nhiều giải pháp sáng tạo hơn trong nhiều ngành công nghiệp. Khi công nghệ phát triển, chúng ta có thể mong đợi những bước phát triển nhanh chóng hơn nữa trong thiết kế chip và các giải pháp mà chúng mang lại.

Tóm lại, quy trình thiết kế chip rất phức tạp và bao gồm nhiều bước và giai đoạn, có tác động đáng kể đến ngành thiết kế vi mạch bán dẫn. Hiện nay có rất nhiều loại chip được sử dụng. Khi các công nghệ mới tiếp tục xuất hiện, sẽ luôn có cơ hội cải tiến trong cách các chuyên gia công nghệ xây dựng các chipset này.

Tài liệu tham khảo

[1] J.R. Guo, Y. Zhao, G.H. Yang, et al. Analytical Surface Potential-Based Compact Model for Independent Dual Gate a-IGZO TFT IEEE Trans. Electron. Devices, 68 (2021), pp. 2049-2055.

[2] C. Akbar, Y.M. Li, W.L. Sung Machine Learning Aided Device Simulation of Work Function Fluctuation for Multichannel Gate-All-Around Silicon Nanosheet MOSFETs IEEE Trans. Electron. Devices, 68 (2021), pp. 5490-5497.

[3] Q.J. Zhang, M. Nakhla Signal integrity analysis and optimization of VLSI interconnects using neural network models Proceedings of IEEE International Symposium on Circuits and Systems-ISCAS'94, IEEE (1994), pp. 459-462.

HKK